供应CPLD开发板
商机编号：20080603-58250
发布日期：2008年6月3日 有效日期：2008年9月1日
封装/批号：参考价：
规格/技术指标：数量：
详细信息:
《可编程逻辑系统VHDL 设计技术》入门套件EDA7064
本套件提供学与练相结合的基本条件，在最短的时间内使学习者入门，进入在系统编程技术领域。掌握在系统编程技术是新一代电子设计工程师、技术开发及研究人员的必备技能。如果你是一名电子类及相关专业的学生，掌握可编程逻辑系统VHDL 设计技术，你的身价倍增，成为用人单位的抢手人才。
如果你是一名硬件设计工程师，掌握可编程逻辑系统VHDL设计技术，你会远离传统的硬件设计方法，告别画繁杂的电原理图、选众多元器件之苦，从繁杂的设计调试中解放出来，使你设计的产品以最快速度上市。用VHDL 来提高你的工作效力。
如果你是一名软件设计师，掌握可编程逻辑系统VHDL设计技术，你可以利用VHDL 语言来描述数字系统的硬件构成及其行为，硬件设计不再是硬件工程师的专利。套件在功能上不求面面俱到，不追求其他非PLD 功能，目的是快速入门可编程逻辑系统VHDL 设计技术、在系统编程技术，接受硬件设计新方法，成为单片系统设计专家。
如今，VHDL 已成为一个数字电路和系统的描述、建模、综合的工业标准。已成为可支持不同层次的ASIC、系统级设计者的标准语言。产业在呼唤系统级复合型高级设计人才。你可以由此入门，不要再等待，EDA 技术离你并不遥远，路就在脚下。
套件试验板采用单芯片结构，充分挖掘单片CPLD 芯片资源，性能价格比高，适合个人购－买。 套件清单： ★ 套件试验板1 块（内附ALTERA-CPLD 芯片EPM7064 一片）。 ★ 数据下载电缆1 套。 ★ 实验指导说明及VHDL 源程序（软盘内）。 ★ 9V 稳压电源一个。 送光盘EDA工具设计软件（包括编辑、编译、综合、装配、布局及布线软件和一个交互式－波形模拟器）及设计详解。 采用VHDL设计综合的过程分为以下六个步骤： 1、设计要求的定义； 2、用VHDL 进行设计描述（系统描述与代码设计）； 3、源代码模拟； 4、设计综合，设计优化和设计的布局布线； 5、布局布线后的设计模块模拟； 6、器件编程。 上述六个步骤中，1、2 需要人工参与，3--6 各步由计算机自动完成，整个设计过程在计－算机上完成。充分利用套件资源，可以自动完成各种各样的具有一定规模的数字系统。 套件试验板资源： 板上配有一片实验用CPLD 可编程器件，并设有下载接口，9V 电源输入插口，7 段LED －－显示器四个，输出发光二极管8 个，输入（开关）位数5 位，按钮2 个（可用于单步信－－号产生、复位键、置位键等），输出蜂鸣器一个。 CPLD 选用ALTERA 公司EPM7064 芯片，片上资源：密度2300门，封装PLCC44，速度－－75MHz，I/O 口29+4+4=37 个。
A1、A2、A3、A4——四位LED 共阴数码显示器。 D1、D2、D3、----、D7、D8——8 个共阳LED 指示灯。 电源输入——电源输入插座+9V。 DB25——下载插座，接PC 并行口。 OSC——时钟晶体插座。 时钟输出Q14—Q4-------为OSC 晶振Fosc 的14—4 级分频输出。 可与GCLK 输入跳线连接。 S1----产生电平脉冲，并与GCLK 输入相连 地址开关-----对应SW1—SW5，在上方为L 电平，在下方对应H电平。 S1—S2——脉冲电平按钮，平时为L 电平，按下后为H 电平 JTAG 接口---为在线编程口，当跳线器插上时，JTAG 口对应CPLD 管脚；当跳线器断开时，用户可通过JTAG口对其它CPLD或FPGA芯片编程。 JP I/O 跳线插座 跳线器上方端头对应于板间资源（如：LED、S1——S2 等） 跳线器下方端头对应于CPLD 管脚 当跳线器插入时则表示CPLD管脚与相应资源连接，相反则断开。 套件预装实验： 交通灯显示器 实验步骤： 1、设计要求的定义 设计组成：四位BCD 码（减法）计数器、BCD 码四选一开关 （MUX），动态扫描脉冲产生器， LED 四——七译码器，置位电 路，单脉冲发生电路，LED 指示灯显示。 功能要求：红灯（60 秒）--黄灯（5 秒）--绿灯（35 秒）--黄灯循环，暂停、复位功－－能、动态扫描剩余秒数显示，最后3 秒报警，发光二极管模拟红绿灯显示等。
2、用VHDL 进行设计描述（系统描述与代码设计）VHDL 代码清单：（设计说明） 3、设计综合，设计优化和设计的布局布线 4、逻辑仿真 5、布局布线后的时序仿真 6、器件编程设计过程及资料购买套件后有附件《EDA7064 套件设计实例详解》提供。
|
|
|
